はじめに：フラストレーションのたまるデバッグ体験

昨年、あるプロジェクトで16ビットADCがセンサーデータを取得していました。測定されたノイズは非常に高く、SNRは理論値よりも約15dBも低い状態でした。すべてを確認しましたが、電源リップルは問題なく、基準電圧源は安定しており、ADCの周りには十分なデカップリングコンデンサが追加されていました。最終的に、問題は目立たない場所で発見されました。アナログ入力信号ラインにビアが使用されており、それが内層に移動されていたのです。

当時、そのビアはデジタルクロックトレースのビアから3mm未満の距離にありました。再設計後、すべてのアナログ信号を最上位層に配置したところ、すぐに問題が解決しました。この経験は非常に苦痛でしたが、「アナログ信号ラインのビア」というトピックについて、より深い理解を得ることができました。

実際、この問題は非常に一般的です。多くのエンジニアは、PCB設計においてビアに対して二極化した態度をとっています。ビアの使用を恐れて、すべてのトレースを同じ層でルーティングしようとするか、あるいはビアを完全に無視して無造作に使用するかです。どちらの極端なアプローチも問題を引き起こす可能性があります。

ビアはアナログ信号にどのような影響を与えますか？

ビアを使用する場合としない場合を理解するには、まずビアがアナログ信号に何をするかを理解する必要があります。ビアは単なる「ワイヤ接続」ではなく、本質的に寄生インダクタンスと寄生キャパシタンスを持つ構造です。

直径0.3mmのスルーホールビアは、約0.5〜1.2nHの寄生インダクタンスと0.3〜0.8pFの寄生キャパシタンスを持っています。これらの値は小さく見えますが、アナログ信号への影響は想像以上に大きい可能性があります。

寄生インダクタンスの影響
寄生インダクタンスは、信号経路のキャパシタンスと相互作用してLCフィルタリング効果を生み出し、高周波成分の減衰を引き起こします。この効果は、高周波アナログ信号（RFフロントエンドなど）にとって重要です。私の経験では、500MHzを超える周波数では、単一のビアの挿入損失は0.2〜0.5dBに達することがあります。

さらに問題なのは、インダクタンスが信号の立ち上がりおよび立ち下がりエッジを遅くすることです。高速アナログ信号の場合、これは帯域幅の損失につながります。サンプリングクロック信号の場合、エッジの遅延は直接ジッターを導入し、ADCのSNRに影響を与えます。

寄生キャパシタンスの影響

寄生キャパシタンスはより陰湿です。ビアパッドと基準プレーンの間にキャパシタンスが形成され、これが信号ラインに適用されてインピーダンス低下を引き起こします。高インピーダンスノード（オペアンプ入力など）の場合、このキャパシタンスはソースインピーダンスと分圧器を形成し、信号減衰を引き起こします。

[ケーススタディ] 精密測定回路では、オペアンプの入力インピーダンスは1MΩ、ビアの寄生キャパシタンスは0.5pFです。100kHzでは、コンデンサのインピーダンスは約3.2MΩであり、影響は大きくありません。しかし、10MHzでは、コンデンサのインピーダンスは32kΩに低下し、信号は30倍も減衰します！

スタブ効果：見過ごされがちな落とし穴
ビアが完全に利用されない場合（例：L1からL3までだが、ビアがボード全体を貫通している）、ビアの下半分は「スタブ」になります。このスタブはアンテナのように機能し、特定の周波数で共振します。

共振周波数を計算する式は次のとおりです：f = c / (4 × L × √Dk_eff)

ここで、Lはスタブ長、Dk_effは実効誘電率です。スタブ長が波長の4分の1に達すると、挿入損失は劇的に増加します。標準的な1.6mm厚の4層ボードの場合、スタブ共振周波数は約10〜15GHzです。しかし、ボードが厚い場合やスタブが長い場合は、共振周波数が低くなり、より高い周波数のアナログ信号に影響を与えます。

【警告】スタブの効果は線形ではありません。共振周波数の近くでは信号品質が劇的に悪化します。アナログ信号の周波数が共振点の近くに偶然落ちた場合、結果は深刻になる可能性があります。

リターンパスの断絶

これはアナログ信号ビアの最大の隠れた危険です。信号がレイヤーを変更すると、リターン電流もレイヤーを変更します。信号がL1からL3に変更される場合、元々L2のグランドプレーンを流れていたリターン電流は、L3の対応するグランドプレーンに戻る経路を見つける必要があります。

整合するグラウンドビアがない場合、リターン電流はより長い経路をたどらなければならず、大きな電流ループを形成します。このループはアンテナのように機能し、干渉を送受信します。弱いアナログ信号にとっては、これは致命的です。

いつビアを使用できますか？

これほど多くのリスクについて議論しましたが、これはアナログ信号がまったくビアを使用できないという意味でしょうか？必ずしもそうではありません。場合によっては、ビアの使用は合理的であり、必要でさえあります。

低周波アナログ信号はビアを使用できます。

10MHz未満のアナログ信号は、ビアの寄生パラメータにそれほど敏感ではありません。通常のオーディオ信号、DCバイアス、低速センシング信号は、レイヤー切り替えにビアを安全に使用できます。ただし、使いすぎないように注意してください。

個人的には、DCおよび低周波信号に対するビアの影響は無視できると考えています。信号が極端に弱い（マイクロボルト範囲）のでない限り、あまり心配しないでください。

電源ラインとグランドラインはビアを使用する必要があります。

電源ラインとグランドラインにビアを使用することは必要であり、多くのビアを使用する必要があります。電源分配ネットワーク（PDN）は低インピーダンスパスを必要とし、ビアインダクタンスはボトルネックです。等価インダクタンスは並列接続で減少します。

【推奨】電源ビアの場合、1Aの電流に対して少なくとも2〜3個のビアが推奨されます。高電流アプリケーション（例：電源モジュール入力）では、より多くのビアが必要です。スペースを惜しまないでください。

整合するリターンパスが存在する場合は、ビアを使用できます。

信号ビアの隣にグラウンドビアがあり、グラウンドビアが信号ビアに非常に近い場合（理想的には100mil未満）、リターンパスは完了します。この場合、ビアのアナログ信号への影響は大幅に軽減されます。

具体的には、信号ビアがレイヤーを変更するたびに、その隣にグラウンドビアを配置して、古い層と新しい層のグラウンドを接続します。差動信号の場合、2つの信号ビアの間にグラウンドビアを配置する方が良いです。

ブラインドビア/ベリードビアを使用できます。

ブラインドビアは外層と内層のみを接続し、ベリードビアは内層のみを接続します。それらの寄生パラメータは、スルーホールビアよりもはるかに小さいです。さらに重要なのは、ブラインドビアとベリードビアは長いスタブを作成しないため、高周波信号に対してはるかに友好的であることです。

コストが許せば、高精度および高周波アナログ回路には、ブラインドビアまたはベリードビアを優先すべきです。特に24ビット以上のADCやGHzレベルのRF回路では、ブラインドビアとベリードビアはほぼ標準です。

いつビアを使用すべきではありませんか？

場合によっては、アナログ信号ラインのビアを避けるか、非常に注意することが最善です。

高精度アナログ信号には注意が必要です。

16ビット以上のADC/DAC、または信号対雑音比が80dBを超えるシステムでは、アナログ信号経路は可能な限りクリーンであるべきです。ビアによって導入される寄生パラメータは、量子化誤差の増加やINL/DNLの劣化につながる可能性があります。

[例] 24ビットデータ収集システムが、理論SNR 112dBで設計されました。実際のテストでは95dBしか示されませんでした。調査の結果、アナログ入力ラインにビアがあり、スタブ共振点が信号帯域幅の端に落ちていたことが判明しました。ルーティングを同じ層に変更したところ、SNRは108dBに改善しました。

高周波アナログ信号には注意が必要です。

100MHzを超えるアナログ信号（RF、高速クロック）の場合、ビアの寄生インダクタンスがボトルネックになる可能性があります。信号エッジは劣化し、インピーダンスの不連続性が現れ、反射につながります。

RF信号のレイヤー切り替えには、特別に設計されたビア構造を使用し、アンチパッド最適化とグラウンドビアフェンシングを組み合わせるのが最善です。単に通常のビアを直接配置すると、VSWRが悪くなります。

感度の高いアナログ領域の下にビアを配置しないでください。

クリスタルオシレータ、位相同期ループ、基準電圧源、高インピーダンス入力ノードなどの感度の高い回路の近くに、無関係なビアを配置しないでください。ビアはグランドプレーンの整合性を乱し、他の層からのノイズを「誘導」する可能性があります。

【注意】特にデジタル信号ビアは、アナログ回路領域を通過させてはいけません。デジタル信号の高周波ノイズは、ビアの寄生キャパシタンスを介してアナログラインにカップリングする可能性があります。私の経験では、デジタルビアは感度の高いアナログ回路から少なくとも10mm離すべきです。

グランドプレーンが中断されている場合は注意してください。

ビアが密集して配置され、グランドプレーンに大きなウィンドウ（アンチパッド）を作成すると、グランドプレーンの連続性が中断されます。リターン電流は迂回を余儀なくされ、ループアンテナを形成します。

この問題は、混合信号PCBで特に深刻です。アナロググランドプレーンがビアによって中断された場合、デジタルノイズがカップリングパスを介してアナログ領域に侵入する可能性があります。

実践的な設計上の考慮事項

原則と境界条件を理解した上で、実際の設計ではどのように進めるべきでしょうか？ここにいくつかの個人的なヒントがあります：

ルーティング戦略を計画して、レイヤー変更を最小限に抑える

最良のビアは、ドリルされていないビアです。配置段階で、ルーティングパスを明確に定義し、重要なアナログ信号が同じ層で完了するように努めてください。レイヤー変更が絶対に必要であれば、チップピンの近くでの変更を優先し、トレースの途中で突然ビアをドリルすることは避けてください。

ビアパラメータの最適化

ビアが必要な場合は、極限まで最適化してください：

• 最小ビア直径：0.2mm以下で、寄生パラメータが低くなります。
• アンチパッドを適切に拡大：標準は10mil、高速信号は20〜30milに拡大できます。
• パッドは大きすぎないように：過度に大きなパッドは寄生キャパシタンスを増加させ、スペースを占有します。

整合するリターンビア

各信号ビアについて、リターンパスを考慮してください。信号がL1からL3に変更され、グランドプレーンがL2にある場合、L2とL3のグラウンドを接続するために信号ビアの隣にグラウンドビアを配置する必要があります。

グラウンドビアは信号ビアのできるだけ近くに配置してください。100mil以内は安全な範囲です。50mil以内はさらに良いです。

アナログ・デジタル分離とアイソレーション

混合信号PCBの場合、アナログ領域とデジタル領域は物理的に分離する必要があります。ビアも分離し、アナログビアはアナログ領域に、デジタルビアはデジタル領域に配置します。デジタルビアがアナログ領域を「横断」しないようにしてください。

ADC/DACのような混合信号デバイスが存在する場合は、アナログ信号がデジタル領域を長距離移動しないように、デバイスの近くにビアを配置してください。

シミュレーション検証：

高速・高精度設計の場合、経験だけに頼らないでください。SIシミュレーションツールを使用して、ビアのインピーダンス、反射、挿入損失を確認してください。特にスタブ共振点。シミュレーションはそれをすぐに明らかにします。

よくある誤解の解消：

• 「ビアは少ない方が良い」

—完全に正しいわけではありません。信号ビアは確かに少なくすべきですが、電源ビアとグランドビアはより多くすべきです。重要なのは、それらを区別して扱うことです。

• 「アナロググランドはデジタルグランドと分離しなければならない」

—絶対ではありません。単純なシステムは、統合されたグランドプレーンから恩恵を受けることが多いです。複雑なシステムは分離を必要とし、それでも単一点接続が必要です。

• 「ブラインドビアは高価すぎて不要」

—アプリケーションによります。24ビットADCやGHzRFの場合、ブラインドビアは価値のある投資です。通常のアプリケーションでは、確かに不要です。

まとめ：

アナログ信号ラインはビアを使用できますか？答えは：状況によります。低周波は敏感ではないのでビアを使用できます。高精度は注意が必要なので、可能であればビアを避けてください。高周波は特別な処理が必要なので、使用する場合はパラメータを最適化する必要があります。コア原則は次のとおりです：

• 可能であればビアを避ける；

ルーティング戦略をうまく計画して、レイヤー変更を減らす。

• どうしてもビアを使用する場合は、うまく使用する；

ビア直径、アンチパッドを最適化し、整合するリターンビアを使用する。

• 感度の高い信号を迂回させる；

高精度、高周波アナログ信号を最上位層にルーティングしてスタブを避ける。

• アナログとデジタル信号を分割する；

ビアでゾーンを横断しないようにして、ノイズカップリングを避ける。

• シミュレーションと検証を行う；

高速・高精度設計では、経験だけに頼らない。

ビアは小さいですが、学ぶべきことはたくさんあります。原則を理解し、境界を把握すれば、アナログ信号ビアは設計の落とし穴にはなりません。この経験が役立つことを願っています。